![半导体电性异常与制程的关系,第1张 半导体电性异常与制程的关系,第1张](/aiimages/%E5%8D%8A%E5%AF%BC%E4%BD%93%E7%94%B5%E6%80%A7%E5%BC%82%E5%B8%B8%E4%B8%8E%E5%88%B6%E7%A8%8B%E7%9A%84%E5%85%B3%E7%B3%BB.png)
半导体电性异常与制程的关系如下。一种半导体器件的制造方法,获取预处理半导体结构,预处理半导体结构包括具有第一暴露面的
金属层,金属层第一暴露面具有
凸起部。在金属层第一暴露面设置
保护层,保护层至少覆盖金属层除凸起部以外的其它部分。去除凸起部以在金属层上形成金属层的第二暴露面。在第一暴露面的所在区域上形成介质层,且介质层完全覆盖第一暴露面的所在区域。本发明提供的半导体器件的制造方法通过在金属层除凸起部的其它部位上覆盖保护层保护金属层。蚀刻掉凸起部,对半导体器件的金属层表面进行修整,避免凸起部影响半导体器件的后续制程,在金属层上覆盖保护层,使得半导体器件的表面平整,更有利于半导体器件的后续制程,方法简单,便于实施。半导体制程实务上有四个关键,也可以是四大模块:
1.光罩制程:将线路设计模式化的角色
2.芯圆制程:将线路模式具体化的角色
3.封装制程:处理芯圆至芯片化的角色
4.终测制程:明确线路的功能化的角色
评论列表(0条)