先进制程布局各有打算，GF联电争抢晶圆榜眼

　　先进制程晶圆代工市场战火愈演愈烈。继台积电宣布将分别于2015、2017年推出16和10奈米鳍式电晶体（FinFET）制程后，格罗方德（GLOBALFOUNDRIES）日前也喊出将超前台积电1年，于2014年导入14奈米量产，并将发挥FinFET专利数量优势，于2015年抢先进入10奈米世代，让晶圆代工市场竞争更趋白热化。

　　格罗方德发豪语　2015年量产10奈米

　　格罗方德先进技术架构副总裁Subramani Kengeri（图1）表示，格罗方德自尚未从超微（AMD）分割出来前，就已与IBM紧密合作开发FinFET制程、材料与设备技术，至今已累积超过10年丰富经验，同时也掌握全球现有70%专利，因此可望领先群伦在2014年推出14奈米FinFET晶圆前段闸极制程加20奈米后段金属拉线制程的混搭方案。

　　因应上述混搭方案发展，该公司亦将在今年下半年推出20奈米高介电系数金属闸极（HKMG）制程，一方面增强与台积电在晶圆代工市场上竞争的技术实力，另一方面也能藉优化20奈米产线的经验，加速提升14/20奈米混搭制程良率。

　　Kengeri指出，格罗方德几乎与英特尔（Intel）在同一时间投入发展FinFET，加上后续又与IBM、叁星（Samsung）组成策略联盟并产出大量专利，所以能紧追英特尔之后，成为第一个克服FinFET晶片商用量产桎梏的业者。

　　格罗方德亦正紧锣密鼓研拟第二代FinFET电晶体架构，以及10奈米所需的叁重曝光（Triple-patterning）技术，从而在晶圆前后段制程均实现FinFET架构，更进一步增强产品效能，并缩减尺寸及功耗，预计2015年即可进入量产。

　　晶圆代工厂从传统SiON/Poly，或目前28/20奈米主流HKMG制程转换至FinFET，将面临电晶体架构验证、硅智财（IP）设计，以及蚀刻、曝光等设备开发问题，必须仰赖长久的研发投资与技术优化，才能取得关键制程参数，并顺利导入商用。

　　Kengeri强调，该公司因最早投入FinFET开发，经年积累下来的Know-how，不是其他业者短期内扩增研发预算或设备投资就能迎头赶上；因此，未来将可在市场上扩大竞争优势。

　　不同于格罗方德戮力推进FinFET方案量产时程表，联电则以扩大40奈米营收比重为发展重心，并将扩增高压液晶显示（LCD）驱动IC、嵌入式快闪记忆体等12吋晶圆利基型制程，强化营收主力。

　　据市场研调机构报告显示，去年联电在晶圆代工市占第二的位置已遭格罗方德取代，并被叁星超前而煺居第四；然而，联华电子执行长颜博文（图2）表示，就该公司自行调查的结果来看，整体晶圆出货量联电为第叁、格罗方德则是第四，因此联电仍握有一定领先优势，可望于今年夺回既有的市占地位。

　　先进制程稳扎稳打　联电先顾40奈米金鸡母

　　颜博文强调，通讯、运算设备及行动装置对40奈米制程的需求仍非常强烈，因此持续提升40奈米制程研发能量，并扩充多元客制化产品阵容，才是联电当前首要布局重点。至于28奈米以下先进制程，联电也已拟好时程表，不会贸然进行大规模投资。

　　事实上，联电积极拱大40奈米制程事业版图的策略已开始奏效，该公司日前于2013年第一季法说会中缴出令人振奋的营运成绩单，不仅40奈米以下制程营收比重从去年第四季的15%再攀高至18%，刺激晶圆出货季增5%，营收年增5.8%，产能利用率也守在78%水準，优于去年底预估将滑落至75%的状况。因此，该公司股价走势也逐渐翻扬，并站上近7个月来的高点。

　　颜博文指出，全球IC设计业者的库存去化动作已于今年第一季告一段落，第二季后可望重新启动备货计画，尤其在各种行动通讯晶片对先进制程强劲的需求带动下，联电40奈米以下制程的营收占比更将超越两成，晶圆出货片数也可望大幅成长12？14%，至于产能利用率则有望回到80%左右。

　　此外，联电也将与客户并肩作战，推出更多客制化的制程技术平台，刺激营收成长，如近期已与飞索（Spansion）签订40奈米嵌入式快闪记忆体（Embedded Flash）制程合作计画；并将部署65、55、45及40奈米利基型制程方案，抢攻新一代高解析度LCD驱动IC高压制程，互补式金属氧化物半导体影像感测器（CMOS Image Sensor），以及智慧汽车（Smart Car）相关晶片制造商机。

　　至于28奈米以下先进制程则依公司蓝图逐步转换生产线，并与客户展开先期研发合作。颜博文强调，联电28奈米SiON/POLY制程将在今年底贡献个位数的总营收百分比，并将于明年首季转换至更高效能、更低功耗的高介电系数金属闸极（HKMG）方案，拉拢更多处理器客户。2014年第叁季则将发布14奈米FinFET的双重曝光（Double Patterning）技术及设计定案（Tape Out），随后于2015年正式量产。

　　由于联电上述规画独漏20奈米，因而也引发业界关注其是否将略过此一制程节点。对此，颜博文分析，28奈米HKMG系一具主导性、生命週期较长的制程方案，相形之下，20奈米可能成为非主流制程（Weak Node），因晶片效能提升与投资成本效益不一定胜过直接导入14奈米FinFET，仅有一线处理器大厂为维持技术领先优势才会计画採用。也因此，联电将视客户需求发展20奈米，不会特别投注大量资源。

　　事实上，由于先进制程投资剧增，经营风险愈来愈大，传统专业晶圆代工厂或整合元件制造商（IDM）的营运方式均备受挑战；因此已有晶圆代工业者开始推行可兼顾两种模式运作优点的Foundry 2.0经营策略，强化与IC设计商的早期合作，期在20奈米以下先进制程市场取得有利发展位置。

　　降低先进制程风险　Foundry 2.0模式兴起

　　Kengeri表示，目前晶圆厂布局20奈米制程，光是盖厂房、开发新制程与晶片架构，总投入金额就须超过80亿美元；预估2014年迈入14奈米后，新兴FinFET技术、双重曝光机台，以及相关IP研发、产线转换与制程良率优化的投资还会再显着增加，势将为单家IDM或晶圆代工厂带来沉重负担。

　　随着先进制程投资风险剧增，传统IDM或纯晶圆代工厂在经营面上的缺点已逐渐放大，如前者无法因应市场变化快速调整产品发展方向；后者则缺乏晶片从概念设计到市场销售的整体流程规画能力，因此两者调整营运策略的需求已迫在眉睫。

　　有鑑于此，近来业界正兴起Foundry 2.0的创新经营模式，期整合IDM与纯晶圆代工营运模式的优点。Foundry 2.0系透过开放式制程、封装与IP设计平台，与IC设计业者于新一代处理器投产前18个月即展开晶片研发合作，并分摊成本等方式，纾解晶圆厂在20奈米以下先进制程技术、设备、IP和产线布建方面的巨大投资风险，以及益发复杂的跨业合作等挑战，从而强化接单能力。

　　举例来说，英特尔藉由与Altera合作，以共同分摊14奈米FinFET研发费用；而日本IDM大厂瑞萨电子（Renesas Electronics）、东芝（Toshiba）和富士通（Fujitsu）也持续执行Fablite策略，强化与台积电等晶圆厂的委外制造合作，以共同分摊高昂的制程研发与生产费用，在在显现出Foundry 2.0的概念已在半导体产业中开始发酵，未来可望驱动产业链的虚拟整合，进而强化各段供应商的市场风险应变能力。

　　Kengeri认为，全球所有晶圆厂中，格罗方德目前最接近Foundry 2.0型态，塬因在于该公司系唯一拥有IDM生产经验的纯晶圆代工厂，相较于横跨处理器、晶圆代工事业的英特尔和叁星（Samsung），更能取得Fabless晶片商的信赖并深入产品细部研发合作。

　　至于台积电、联电的定位虽与格罗方德相近，但Kengeri认为，格罗方德较早意识到先进制程分散投资风险的重要性，提早启动与IC设计商的产品早期开发合作，并已于全球各地扩增设计服务据点或技术研发中心，已在Foundry 2.0的发展上取得领先位置。

　　显而易见，为站稳晶圆代工市场二哥地位，格罗方德与联电皆已使出浑身解数，并各自展开不同的发展策略，未来双方激战将更趋白热化。