玩转赛灵思Zedboard开发板（5）:基于AXI Lite总线的从设备IP设计

　　电子发烧友网核心提示：ZedBoard开发板上的Zynq是一个ARM PS（processing system， 双核A9 + 存储管理 + 外设）+ PL（programable Logic） 结构，如果不使用PL，zynq的开发和普通的ARM 开发一样。不同的是ARM PS是可配置，因而硬件信息是不固定的。这也是zynq灵活性的一个表现。电子发烧友网编辑现为读者整合《玩转赛灵思Zedboard开发板》系列文章， 其中包括在ZedBoard开发板上的一些应用实例。其内容包括：

　　玩转赛灵思Zedboard开发板（1）：ZedBoard详解

　　玩转赛灵思Zedboard开发板（2）：ZedBoard最简单的测试工程

　　玩转赛灵思Zedboard开发板（3）：基于Zynq PL的流水灯

　　玩转赛灵思Zedboard开发板(4)：如何使用自带外设IP让ARM PS访问FPGA?

　　本文为玩转赛灵思Zedboard开发板（5）：基于AXI Lite 总线的从设备IP设计，内容精彩，敬请对电子发烧友网保持密切关注。本小节通过使用XPS中的定制IP向导(ipwiz)，为已经存在的ARM PS 系统添加用户自定IP(Custom IP )，了解AXI Lite IP基本结构，并掌握AXI Lite IP的定制方法，为后续编写复杂AXI IP打下基础。同时本小节IP定制方法同样适用于MicroBlaze处理系统。本小节定制的是简单LED的IP，只有一个数据寄存器，向其写值就可以控 制8个LED相应亮灭。更多赛灵思（Xilinx）Zedboard基础知识、相关手册以及应用实例将陆续推出，以飨读者，敬请期待。【本文的完整工程文件下载：见本文最后。】

　　硬件平台：Digilent ZedBoard；开发环境：Windows XP 32 bit；软件： XPS 14.2 +SDK 14.2。

　　一、创建ARM PS系统

　　同前面几节一样，首先使用XPS创建ARM PS系统。需要注意的是，在选择外设时，同样不要添加任何外设

　　二、定制AXI IP

　　ARM PS系统创建结束后，就可以开始定制用户自定义IP。XPS提供了Create or Import Peripheral Wizward 向导，使得用户自定义IP的创建变得非常简单。当然在熟悉了AXI IP核结构和代码编写规则后，可以直接编写自己的IP核而不使用向导。这里采用向导方式。

　　1、产生AXI IP外设模版

　　Hardware->Create or Import Peripheral Wizward ，启动向导

　　欢迎界面

　　选择从模板创建新外设

　　默认是将外设直接包含到当前XPS工程中

　　填入外设名。注意必须都是小写。这里我们建立的是my_axi_ip。下面是版本控制，可以根据需要修改。同时面板的最下方还提示了将创建名为my_axi_ip_v1_00_a的库(其实就是一个目录)，所有实现这个IP的HDL文件都在这个库中。

　　接下来要选择外设总线的类型。AXI4_Lite为最基本的AXI 总线，用于简单处理，所有空间访问都是通过地址/寄存器方式访问，不支持突发;AXI4是标准AXI4总线标准，支持突然，支持高速;AXI4_Stream专门为数据流而设计。

　　在IPIF (IP 接口) 配置，这里配置接口的一些属性，如是否是AXI 主/从设备等。我们所定制的IP是一个从设备，因而不需要使用主设备接口。

　　选择需要的寄存器数量。因为我们只需要一个数据寄存器，这里选1。

　　接下来就是IPIC(IP 互联)，也就是IP的接口信号。以BUS2开头的信号，意味对IP来说，这些信号是输入信号;同样IP2BUS意味着输出信号。

　　这里一些信号做一些说明。