一文解析DCAP控制器_技术

　　众所周知，德州仪器一直以来就是排名第一的模拟大厂，其电源控制器和模拟信号链产品占据较大的份额。因此，非常有必要说一说TI的DCAP系列控制器，它被广泛地应用在计算机、服务器以及存储等领域。前面已经说过DCAP控制器也是ACOT原理的控制器，TI把它称为“DirectconnecTIontotheoutputCAPacitor”，缩写为DCAP。

　　图42DCAP控制器框图

　　相信看过TI官网资料的朋友一定对这个DCAP控制器框图很熟悉。它和我们之前搭建的COT控制器的模型基本一致，包含了恒定时间定时器（On-timeTimer）、最小关断时间定时器（MinimumOff-timeTimer）、电流过零检测（Zero-crossingDetection）、以及上下管的驱动。

　　输出电压通过简单的分压网络做采样得到含有ESR纹波的反馈信号，反馈信号vfb和参考电压vref比较，当vfb低于vref时，比较器输出拉高。此时，最小关断定时器也需要准备好，在上一个开关周期中关断阶段，当PWMlatchQ拉低时，最小关断定时器才开始以恒定电流Ioff给Coff充电，当Coff电压大于设定好的参考电压时，最小关断定时器的比较器输出一定会拉高。接着往右看，这里多了一个或门，PWMlatchQ是拉低的，最小关断定时器的输出是拉高的，因此或门的输出在上一个周期的关断阶段一定是高电平。这个高电平输入到与门，它会一直等待vfb低于vref，Loop比较器拉高信号的到来。等与门的两个输入都为高电平之后，PWMlatch的S拉高，使得PWMlatchQ拉高，从而驱动上管的驱动拉高。

　　只不过在这里，PWMlatchQ的高电平信号之后接入了另一个与门，它也需要等待下管关断信号结束，防止上下管的直通，也即是图中的crossconductioncontrol。同样地，下管的驱动信号做了一毛一样的逻辑处理。

　　恒定导通定时器的控制和之前表述的ACOT一毛一样，不多言。

　　值得注意的是，ZCD过零检测部分，与之前介绍的方式比较类似。通过在关断阶段采样开关结点的电压，当电压逐渐增大变为正电压时，比较器翻转，关断下管的驱动信号，从而进入DCM模式。想象一下，ZClatch的S端什么时候会拉高呢？S端接入了一个非门，在非门之前的信号就是最小关断定时器的输出和PWMlatchQ输出的或信号。所以，只有一种，PWMlatchQ和最小关断定时器的比较器输出，两者都拉低。

　　实际上，PWMlatchQ控制着最小关断定时器Coff电容电压。Q拉高，Coff电压被放电至零，最小关断定时器的比较器输出一定是低；Q拉低，Coff电压被充电，未充到设定的参考电压时，最小关断定时器的比较器输出是低，充到设定的参考电压时，最小关断定时器的比较器输出为高。所以，只有在最小关断定时器充电阶段，才满足上述两者均拉低的要求。因此可以判定，ZClatchS由Q拉低触发，这么做当然是为了SW降低到二极管钳位电压之后才开始采样。笔者比较担心的是，从Q信号到SW真正拉低至下管的体二极管钳位电压时，仍然有比较大的时间延迟。就有可能出现，Q拉低触发ZCD检测开始，而SW还处在从Vin下降的阶段，从而引起ZCD信号误动作。

　　图43part9中的ZCD逻辑（为了方便表述，再贴一次）

　　细心的读者会发现，（如果跑过我分享的仿真模型）在上一篇的文章图中，ZCDlatchS的触发信号，使用了一个比较投机取巧的方法。上下管驱动一定是需要死区时间的。将下管的PWM信号在delay一定的时间获得ZCDTrigger信号，将两者异或，就可以获得一个从下管PWM开始的脉冲信号。

　　这样做的好处是，下管PWM开始时刻，足够保证SW电压已经降低到负的二极管钳位电压。

　　再回头来看DCAP框图，ZCDlatchQ拉高，将SW接入过零比较器Zero-crossingComparator与GND比较。当SW电压大于GND时，说明电感电流已经过零了，此时需要关断下管的PWM信号。而下管的PWM信号与ZCDlatchQ信号是相与关系，因此只要拉低ZCDlatchQ即可，也即置位ZCDlatchR端。

　　当电感电流过零时，过零比较器的输出与PWMlatchQ信号相或，此时PWMlatchQ信号一定是低电平，则它俩的或门输出为高电平，或门之后接了一个与门。与门的另一端是最小关断定时器的比较器输出与PWMlatchQ相或后的信号，根据之前的分析，只有Coff电容充电阶段，最小关断定时器的比较器输出与PWMlatchQ相或后的信号才为低电平，其他时刻均为高电平。所以，与门的输出信号，在Coff电容充电结束以及过零比较器输出拉高时，一定为高电平，从而置位ZCDlatchR端，顺利地关闭下管的PWM信号。