魔方怎么玩

魔方的玩法：

1、记住符号，玩魔方之前需要将上、下、左、右、前、后用U、D、L、R、F、B。U'、D'表示逆时针方向旋转90°，U、D则是表示顺时针。

2、第一层的颜色玩一致，让第一层的边上的颜色和魔方4侧边的颜色一致，每一个变化都超不过3步，不用记口诀便能直接玩出来。

3、第二层，按照URU'R'U'F'UF的公式可以直接顺时针将需要的棱积木转下来，或是按照rLULUFUF逆时计将楼积木转下来，注意“前面”是指旋转积木的旋转面。

4、起十字，记佳R’U'FUFR的口诀，无论前面的魔法是怎么样的，最后都能形成十字，若是十字的侧边颜色不对，可以利用RUR'URU'U'R进行调整。

5、转四棱，按照LRUR'U'LURU'R'的口读方法，将魔方的右下角保持不动，另外三个做顺时针的换位，或是按照LRULUR'U'LUL的方法，将左下角保特不动，另三个则逆时针换位，这样整个6面便出来了。

根据LRU算法，需要替换上次使用距现在最远的页面。
首先2,3,2这三页进入内存（进程只分配到3个页面，切顺序为由内到外，第二个2进入时不缺页，所以共缺页2次），1进入时，内存不满且内存中没有1这个页面即第1个进入内存，所以顺序是2,3,1（缺页1次）；下一个进入的是5，替换3（缺页1次），得到2，1，5；下一个进入的是2，内存中有2号页面，进行下一个页面；下一个进入4,4替换1，得到2,5,4（缺页1次）；下一个进入5，内存中有5号页面，进行下一个页面；下一个进入3，3替换2，得到3,5,4（缺页1次）；下一次进入2,2替换4，得到3,5,2（缺页1次）；后面2号和5号内存中均存在，则不需要替换。所以一共发生了7次缺页。
你的那个解析有点问题，你不妨画个图看看

LRU是Least Recently Used的缩写，即最近最少使用页面置换算法，是为虚拟页式存储管理服务的。 关 于 *** 作系统的内存管理，如何节省利用容量不大的内存为最多的进程提供资源，一直是研究的重要方向。而内存的虚拟存储管理，是现在最通用，最成功的方式—— 在内存有限的情况下，扩展一部分外存作为虚拟内存，真正的内存只存储当前运行时所用得到信息。这无疑极大地扩充了内存的功能，极大地提高了计算机的并发 度。虚拟页式存储管理，则是将进程所需空间划分为多个页面，内存中只存放当前所需页面，其余页面放入外存的管理方式。 然而，有利就有弊，虚拟页式存储管理减少了进程所需的内存空间，却也带来了运行时间变长这一缺点：进程运行过程中，不可避免地要把在外存中存放的一些信息和 内存中已有的进行交换，由于外存的低速，这一步骤所花费的时间不可忽略。因而，采取尽量好的算法以减少读取外存的次数，也是相当有意义的事情。 对 于虚拟页式存储，内外存信息的替换是以页面为单位进行的——当需要一个放在外存的页面时，把它调入内存，同时为了保持原有空间的大小，还要把一个内存中页 面调出至外存。自然，这种调动越少，进程执行的效率也就越高。那么，把哪个页面调出去可以达到调动尽量少的目的？我们需要一个算法。 自然，达到这样一种情形的算法是最理想的了——每次调换出的页面是所有内存页面中最迟将被使用的——这可以最大限度的推迟页面调换，这种算法，被称为理想页面置换算法。可惜的是，这种算法是无法实现的。 为了尽量减少与理想算法的差距，产生了各种精妙的算法，最近最少使用页面置换算法便是其中一个。LRU算法的提出，是基于这样一个事实：在前面几条指令中使用频繁的页面很可能在后面的几条指令中频繁使用。反过来说，已经很久没有使用的页面很可能在未来较长的一段时间内不会被用到。这个，就是著名的局部性原理——比内存速度还要快的cache，也是基于同样的原理运行的。因此，我们只需要在每次调换时，找到最近最少使用的那个页面调出内存。这就是LRU算法的全部内容。 如何用具体的数据结构来实现这个算法？ 首先，最容易想到，也最简单的方法：计时法。给页表中的每一页增加一个域，专门用来存放计时标志，用来记录该页面自上次被访问以来所经历的时间。页面每被访问一次，计时清0。要装入新页时，从内存的页面中选出时间最长的一页，调出，同时把各页的计时标志全部清0，重新开始计时。 计时法可以稍作改变，成为计数法：页面被访问，计数标志清0，其余所有内存页面计数器加1；要装入新页时，选出计数最大的一页调出，同时所有计数器清0。 这两种方法确实很简单，但运行效率却不尽如人意。每个时刻，或是每调用一个页面，就需要对内存中所有页面的访问情况进行记录和更新，麻烦且开销相当大。 另一种实现的方法：链表法。 *** 作系统为每个进程维护一条链表，链表的每个结点记录一张页面的地址。调用一次页面，则把该页面的结点从链中取出，放到链尾；要装入新页，则把链头的页面调出，同时生成调入页面的结点，放到链尾。 链表法可看作简单计时/计数法的改良，维护一个链表，自然要比维护所有页面标志要简单和轻松。可是，这并没有在数量级上改变算法的时间复杂度，每调用一个页面，都要在链表中搜寻对应结点并放至链尾的工作量并不算小。 以上是单纯使用软件实现的算法。不过，如果能有特殊的硬件帮忙，我们可以有更有效率的算法。 首先，如果硬件有一个64位的计数器，每条指令执行完后自动加1。在每个页表项里添加一个域，用于存放计数器的值。进程运行，每次访问页面的时候，都把计数器的值保存在被访问页面的页表项中。一旦发生缺页， *** 作系统检查页表中所有的计数器的值以找出最小的一个，那这一页就是最久未使用的页面，调出即可。 其次，另外一个矩阵算法：在一个有n个页框的机器中，LRU硬件可以维持一个nn的矩阵，开始时所有位都是0。访问到第k页时，硬件把k行的位全设为1，之后再把k列的位置设为0。容易证明，在任意时候，二进制值最小的行即为最久未使用的页面，当调换页面时，将其调出。 以上的两种算法，无疑都要比纯粹的软件算法方便且快捷。每次页面访问之后的 *** 作——保存计数器值和设置k行k列的值，时间复杂度都是O(1)量级，与纯软件算法不可同日而语。 那是否软件算法就毫无用处？当然不是，硬件算法有它致命的缺陷，那就是需要硬件的支持才能运行。如果机器上恰好有所需硬件，那无疑是再好不过；反之，若机器上没有这种硬件条件，我们也只能无奈地抛弃硬件算法，转而选取相对麻烦的软件算法了。 最后，让我们来谈论一下LRU算 法。首先，这是一个相当好的算法，它是理想算法很好的近似。在计算机系统中应用广泛的局部性原理给它打造了坚实的理论基础，而在实际运用中，这一算法也被 证明拥有极高的性能。在大规模的程序运行中，它产生的缺页中断次数已很接近理想算法。或许我们还能找到更好的算法，但我想，得到的收益与付出的代价恐怕就 不成比例了。当然，LRU算法的缺点在于实现方法的不足——效率高的硬件算法通常在大多数机器上无法运行，而软件算法明显有太多的开销。与之相对的，FIFO算法，和与LRU相似的NRU算法，性能尽管不是最好，却更容易实现。所以，找到一个优秀的算法来实现LRU，就是一个非常有意义的问题。
希望采纳

LRU是Least Recently Used的缩写，即最近最少使用算法，应用面非常的广泛，比如redis当中的内存淘汰策略。因为计算机的内存都是有限的，当用户访问的数据如果存在内存当中直接返回的给用户的话，效率会非常快，但是如果内存不存在，在去磁盘里面查找的，效率会大打折扣。所以我们希望在有限的内存空间当中，多存放点热点数据，用户不经常访问的数据，尽量淘汰掉，避免占用内存空间。

使用双向链表来实现LRU 这篇文章已经用双向链表来实现过LRU算法了，但是基于双向链表的特性，使得该算法的时间复杂度为O(n)，显然不是最优的算法，那么有没有算法，可以达到O(1)，当然是有的，早早的计算机科学家已经想到，并且已经实现了。

在笔者介绍接下来的内容时，还是希望先了解一下两篇博文：
一、 图解HashMap原理
二、 图解LinkedHashMap

之前使用双向链表去实现LRU算法时，时间复杂度没有达到O(1)，主要原因在于遍历结点时，带来的时间开销，那么换句话说，要实现遍历结点时，时间复杂度为O(1)，第一时间想到的应该是hash数组，但是hash算法可能会存在不同的key值，产生相同的hash值，那么可以将不同key，但是相同hash值的结点，以单链表的形式存放。这样仅仅是实现了存取时间复杂度为O(1)，如何实现数据能够按访问顺序存放呢？并且增删的时间复杂度为O(1)，这个可以使用双向链表来实现，所以综合来讲，就是实现散列数组+双向链表来使用LRU，可以达到时间复杂度为O(1)。

逻辑视图如下:

咋一看这个图乱的很，稍微解释一下，如果感觉理解上有点困难，可以先去了解一下之前推荐的两篇博文，那里会介绍的更加详细一点。

1最左侧其实就是一个普通的数组，数组的大小必须是2的倍数，这个原因是什么呢？因为这个数组的存放方式是散列的，意思就是需要keyhashcode & (length -1)才能得出存放位置的方式，hash的好处是可以根据key值，在时间复杂度为O(1)的前提找到对应的存放位置，这也是我们的初衷，说到这里其实还没有解释为什么一定要是2的倍数，因为2的倍数-1，这个数的二进制，一定全是1，比如16-1=15，二进制表示就是1111，&运算符其实就是将值全部化成二进制逐位与，比如10111011 & 1111 = 1011 = 11，但是如果不是2的倍数，比如7-1=6，化成二进制就是0110，由于末位是0，不管什么二进制值与0110做&运算，一定是偶数，这样会导致散列分布不均匀。

2不同key值，相同hash值，如何存放呢？相同的hash值做与运算一定能够得到相同的数组脚标，这些结点，以单链表的形式存在，就是图中数组右侧的单链表。

3如何实现按访问顺序？上图除去数组和挂在数组右侧的单链表，还有绿色和的单向箭头，在右上角还有一个双向链表的头指针。其实这些箭头就是维护不同结点的访问顺序，即双向链表。

总上所述，这种数据结构定义的结构体如下：
class Node{
Object key; //存放key值，用于计算存放数组脚标位置
Object value;//存放元素值
int hash;//存放keyhashcode
Node next;//维护单链表顺序
Node before;//维护双向链表顺序
Node after;
}

笔者用java实现如下，感兴趣可以用自己喜欢的语言去实现一遍，加深理解：

其实以上实现底层原理就是LinkedHashMap的实现原理，只不过笔者做了一些简化，去掉了繁琐的继承，扩容等，突出了算法核心，如果读者感兴趣也可以去研究一下LinkedHashMap的源码。

使用LinkedHashMap来实现LRU算法：

看起来是不是简单了很多，因为LinkedHashMap底层已经封装好了，我们直接调用就好，但是作为一个想要变优秀的码农，一定要知其然知其所以然。

使用散列+双向链表的方式是如何实现O(1)复杂度的？在实现LRU算法过程中，无非两种 *** 作，查找和修改，使用散列数组实现查找时间复杂度为O(1)，使用双向链表实现修改复杂度为O(1)，并且双向链表还可以维护访问顺序，所以使用这种方式，可以达到O(1)。

书房schoolroom的读法：英 ['skuːlruːm; -rʊm]  美 ['skulrum]

释义：n 教室；讲堂；书房

用例：

1、This paper introduces the principle functions and composed methods of multimedia network electronic schoolroom, so it is applicable It also introduces the technique and wide application of multimedia that are used in teaching

简述了多媒体网络电子教室的主要功能、组成方案，具有一定的实用性，并介绍了多媒体网络电子教室的关联技术，以及多媒体网络电子教室在教育和职业培训中的广泛应用。

2、We start to read looks from birth and are immediately drawn to the more attractive faces Through the schoolroom, the boardroom and the bedroom the attractive ones seem to have it made

婴孩出生时已有美丑之分，主持人会选出一些美丽可能的BB面孔，还会走到课室和办公室，看看外貌娟好的人，会否受到较优越的待遇，试探他们的受欢迎程度。

扩展资料

schoolroom的同近义词：classroom 

读音：英 ['klɑːsruːm; -rʊm]  美 ['klæsrʊm]

释义：n 教室

词组短语：

1、classroom teaching 课堂教学模式，课堂

2、Classroom Training 课堂培训，课堂学习 

3、terrace classroom 阶梯教室

4、classroom discipline 课堂纪律，课室秩序

5、classroom climate 课堂气氛，教室气氛

“教室”的英语：classroom

读音：英 ['klɑːsruːm] 美 ['klæsruːm]

n 教室；课堂

词汇搭配：

1、classroom teaching 课堂教学

2、Classroom Training 课堂培训

3、terrace classroom 阶梯教室

4、in the classroom 在教室里

常见句型：

1、He is repairing desks and chairs in the classroom

他正在教室里修理桌椅。

2、A teacher is responsible for the conduct of pupils in the classroom

老师对学生在教室里的行为负责。

3、The teacher stands in the front of the classroom

教师站在教室的前部。

4、My seat is in the fore part of the classroom

我坐在教室前部。

扩展资料：

词义辨析

schoolroom和 classroom都有教室的意思，区别在于：

1、schoolroom用的范围比较小。

例句：All the teachers and pupils stood respectfully as he entered the schoolroom

所有的老师和学生都恭敬地站着，看他走进教室。

2、classroom 除了课堂和教室的意思以外还可以当做讲堂。适用的范围比schoolroom大，用的比schoolroom多。

例句：Classroom discussions are an essential feature

课堂讨论是基本特色。

一级缓存
高速缓存分为一级缓存（即L1 Cache）和二级缓存（即L2Cache）。CPU在运行时首先从一级缓存读取数据，然后从二级缓存读取数据，然后从内存和虚拟内存读取数据，因此高速缓存的容量和速度直接影响到CPU的工作性能。一级缓存都内置在CPU内部并与CPU同速运行，可以有效的提高CPU的运行效率。一级缓存越大，CPU的运行效率越高，但受到CPU内部结构的限制，一级缓存的容量都很小。二级缓存对CPU运行效率的影响也很大，现在的二级缓存一般都集成在中，但有分为芯片内部和外部两种，集成在芯片内部的二级缓存与CPU同频率二级缓存（即全速二级缓存），而集成在芯片外部的二级缓存的运行频率 是CPU的运行频率的一半（即半速二级缓存），因此运行效率较低。但是一级缓存和二级缓存的大，它究竟有多少好处呢？你得告诉我们经销商，实际上你得用最普通的话跟他讲。所以我们给他们打个比方，说这个就好比你开汽车的时候，后备箱是整个的一级缓存，假如说扶手里面有一个小箱子，那是你的二级缓存。二级缓存大好在哪里呢？就是你随时开车的时候，随时在里面都可以取东西了。假如你二级缓存小的话，你还得把车停下来，到后备箱里取东西。
首先我们来简单了解一下一级缓存。目前所有主流处理器大都具有一级缓存和二级缓存，少数高端处理器还集成了三级缓存。其中，一级缓存可分为一级指令缓存和一级数据缓存。一级指令缓存用于暂时存储并向CPU递送各类运算指令；一级数据缓存用于暂时存储并向CPU递送运算所需数据，这就是一级缓存的作用（如果大家对上述文字理解困难的话，可参照下图所示）。
那么，二级缓存的作用又是什么呢？简单地说，二级缓存就是一级缓存的缓冲器：一级缓存制造成本很高因此它的容量有限，二级缓存的作用就是存储那些CPU处理时需要用到、一级缓存又无法存储的数据。同样道理，三级缓存和内存可以看作是二级缓存的缓冲器，它们的容量递增，但单位制造成本却递减。需要注意的是，无论是二级缓存、三级缓存还是内存都不能存储处理器 *** 作的原始指令，这些指令只能存储在CPU的一级指令缓存中，而余下的二级缓存、三级缓存和内存仅用于存储CPU所需数据。
根据工作原理的不同，目前主流处理器所采用的一级数据缓存又可以分为实数据读写缓存和数据代码指令追踪缓存2种，它们分别被AMD和Intel所采用。不同的一级数据缓存设计对于二级缓存容量的需求也各不相同，下面让我们简单了解一下这两种一级数据缓存设计的不同之处。
一、AMD一级数据缓存设计
AMD采用的一级缓存设计属于传统的“实数据读写缓存”设计。基于该架构的一级数据缓存主要用于存储CPU最先读取的数据；而更多的读取数据则分别存储在二级缓存和系统内存当中。做个简单的假设，假如处理器需要读取“AMD ATHLON 64 3000+ IS GOOD”这一串数据（不记空格），那么首先要被读取的“AMDATHL”将被存储在一级数据缓存中，而余下的“ON643000+ISGOOD”则被分别存储在二级缓存和系统内存当中（如下图所示）。
需要注意的是，以上假设只是对AMD处理器一级数据缓存的一个抽象描述，一级数据缓存和二级缓存所能存储的数据长度完全由缓存容量的大小决定，而绝非以上假设中的几个字节。“实数据读写缓存”的优点是数据读取直接快速，但这也需要一级数据缓存具有一定的容量，增加了处理器的制造难度（一级数据缓存的单位制造成本较二级缓存高）。
二、Intel一级数据缓存设计
自P4时代开始，Intel开始采用全新的“数据代码指令追踪缓存”设计。基于这种架构的一级数据缓存不再存储实际的数据，而是存储这些数据在二级缓存中的指令代码（即数据在二级缓存中存储的起始地址）。假设处理器需要读取“INTEL P4 IS GOOD”这一串数据（不记空格），那么所有数据将被存储在二级缓存中，而一级数据代码指令追踪缓存需要存储的仅仅是上述数据的起始地址（如下图所示）。
由于一级数据缓存不再存储实际数据，因此“数据代码指令追踪缓存”设计能够极大地降CPU对一级数据缓存容量的要求，降低处理器的生产难度。但这种设计的弊端在于数据读取效率较“实数据读写缓存设计”低，而且对二级缓存容量的依赖性非常大。
在了解了一级缓存、二级缓存的大致作用及其分类以后，下面我们来回答以下硬件一菜鸟网友提出的问题。
从理论上讲，二级缓存越大处理器的性能越好，但这并不是说二级缓存容量加倍就能够处理器带来成倍的性能增长。目前CPU处理的绝大部分数据的大小都在0-256KB之间，小部分数据的大小在256KB-512KB之间，只有极少数数据的大小超过512KB。所以只要处理器可用的一级、二级缓存容量达到256KB以上，那就能够应付正常的应用；512KB容量的二级缓存已经足够满足绝大多数应用的需求。
这其中，对于采用“实数据读写缓存”设计的AMD Athlon 64、Sempron处理器而言，由于它们已经具备了64KB一级指令缓存和64KB一级数据缓存，只要处理器的二级缓存容量大于等于128KB就能够存储足够的数据和指令，因此它们对二级缓存的依赖性并不大。这就是为什么主频同为18GHz的Socket 754 Sempron 3000+（128KB二级缓存）、Sempron 3100+（256KB二级缓存）以及Athlon 64 2800+（512KB二级缓存）在大多数评测中性能非常接近的主要原因。所以对于普通用户而言754 Sempron 2600+是值得考虑的。
反观Intel目前主推的P4、赛扬系列处理器，它们都采用了“数据代码指令追踪缓存”架构，其中Prescott内核的一级缓存中只包含了12KB一级指令缓存和16KB一级数据缓存，而Northwood内核更是只有12KB一级指令缓存和8KB一级数据缓存。所以P4、赛扬系列处理器对二级缓存的依赖性是非常大的，赛扬D 320（256KB二级缓存）与赛扬 24GHz（128KB二级缓存）性能上的巨大差距就很好地证明了这一点；而赛扬D和P4 E处理器之间的性能差距同样十分明显。
最后，如果您是狂热的游戏发烧友或者从事多媒体制作的专业用户，那么具有1MB二级缓存的P4处理器和具有512KB/1MB二级缓存的Athlon 64处理器才是您理想的选择。因为在高负荷的运算下，CPU的一级缓存和二级缓存近乎“爆满”，在这个时候大容量的二级缓存能够为处理器带来5%-10% 左右的性能提升，这对于那些要求苛刻的用户来说是完全有必要的。
二级缓存
二级缓存又叫L2 CACHE，它是处理器内部的一些缓冲存储器，其作用跟内存一样。 它是怎么出现的呢？要上溯到上个世纪80年代，由于处理器的运行速度越来越快，慢慢地，处理器需要从内存中读取数据的速度需求就越来越高了。然而内存的速度提升速度却很缓慢，而能高速读写数据的内存价格又非常高昂，不能大量采用。从性能价格比的角度出发，英特尔等处理器设计生产公司想到一个办法，就是用少量的高速内存和大量的低速内存结合使用，共同为处理器提供数据。这样就兼顾了性能和使用成本的最优。而那些高速的内存因为是处于CPU和内存之间的位置，又是临时存放数据的地方，所以就叫做缓冲存储器了，简称“缓存”。它的作用就像仓库中临时堆放货物的地方一样，货物从运输车辆上放下时临时堆放在缓存区中，然后再搬到内部存储区中长时间存放。货物在这段区域中存放的时间很短，就是一个临时货场。最初缓存只有一级，后来处理器速度又提升了，一级缓存不够用了，于是就添加了二级缓存。二级缓存是比一级缓存速度更慢，容量更大的内存，主要就是做一级缓存和内存之间数据临时交换的地方用。现在，为了适应速度更快的处理器P4EE，已经出现了三级缓存了，它的容量更大，速度相对二级缓存也要慢一些，但是比内存可快多了。缓存的出现使得CPU处理器的运行效率得到了大幅度的提升，这个区域中存放的都是CPU频繁要使用的数据，所以缓存越大处理器效率就越高，同时由于缓存的物理结构比内存复杂很多，所以其成本也很高。
大量使用二级缓存带来的结果是处理器运行效率的提升和成本价格的大幅度不等比提升。举个例子，服务器上用的至强处理器和普通的P4处理器其内核基本上是一样的，就是二级缓存不同。至强的二级缓存是2MB～16MB，P4的二级缓存是512KB，于是最便宜的至强也比最贵的P4贵，原因就在二级缓存不同。
即L2 Cache。由于L1级高速缓存容量的限制，为了再次提高CPU的运算速度，在CPU外部放置一高速存储器，即二级缓存。工作主频比较灵活，可与CPU同频，也可不同。CPU在读取数据时，先在L1中寻找，再从L2寻找，然后是内存，在后是外存储器。所以L2对系统的影响也不容忽视。
CPU缓存（Cache Memory）位于CPU与内存之间的临时存储器，它的容量比内存小但交换速度快。在缓存中的数据是内存中的一小部分，但这一小部分是短时间内CPU即将访问的，当CPU调用大量数据时，就可避开内存直接从缓存中调用，从而加快读取速度。由此可见，在CPU中加入缓存是一种高效的解决方案，这样整个内存储器（缓存+内存）就变成了既有缓存的高速度，又有内存的大容量的存储系统了。缓存对CPU的性能影响很大，主要是因为CPU的数据交换顺序和CPU与缓存间的带宽引起的。
缓存的工作原理是当CPU要读取一个数据时，首先从缓存中查找，如果找到就立即读取并送给CPU处理；如果没有找到，就用相对慢的速度从内存中读取并送给CPU处理，同时把这个数据所在的数据块调入缓存中，可以使得以后对整块数据的读取都从缓存中进行，不必再调用内存。
正是这样的读取机制使CPU读取缓存的命中率非常高（大多数CPU可达90%左右），也就是说CPU下一次要读取的数据90%都在缓存中，只有大约 10%需要从内存读取。这大大节省了CPU直接读取内存的时间，也使CPU读取数据时基本无需等待。总的来说，CPU读取数据的顺序是先缓存后内存。
最早先的CPU缓存是个整体的，而且容量很低，英特尔公司从Pentium时代开始把缓存进行了分类。当时集成在CPU内核中的缓存已不足以满足 CPU的需求，而制造工艺上的限制又不能大幅度提高缓存的容量。因此出现了集成在与CPU同一块电路板上或主板上的缓存，此时就把 CPU内核集成的缓存称为一级缓存，而外部的称为二级缓存。一级缓存中还分数据缓存（Data Cache，D-Cache）和指令缓存（Instruction Cache，I-Cache）。二者分别用来存放数据和执行这些数据的指令，而且两者可以同时被CPU访问，减少了争用Cache所造成的冲突，提高了处理器效能。英特尔公司在推出Pentium 4处理器时，用新增的一种一级追踪缓存替代指令缓存，容量为12KμOps，表示能存储12K条微指令。
随着CPU制造工艺的发展，二级缓存也能轻易的集成在CPU内核中，容量也在逐年提升。现在再用集成在CPU内部与否来定义一、二级缓存，已不确切。而且随着二级缓存被集成入CPU内核中，以往二级缓存与CPU大差距分频的情况也被改变，此时其以相同于主频的速度工作，可以为CPU提供更高的传输速度。
二级缓存是CPU性能表现的关键之一，在CPU核心不变化的情况下，增加二级缓存容量能使性能大幅度提高。而同一核心的CPU高低端之分往往也是在二级缓存上有差异，由此可见二级缓存对于CPU的重要性。
CPU在缓存中找到有用的数据被称为命中，当缓存中没有CPU所需的数据时（这时称为未命中），CPU才访问内存。从理论上讲，在一颗拥有二级缓存的CPU中，读取一级缓存的命中率为80%。也就是说CPU一级缓存中找到的有用数据占数据总量的80%，剩下的20%从二级缓存中读取。由于不能准确预测将要执行的数据，读取二级缓存的命中率也在80%左右（从二级缓存读到有用的数据占总数据的16%）。那么还有的数据就不得不从内存调用，但这已经是一个相当小的比例了。目前的较高端的CPU中，还会带有三级缓存，它是为读取二级缓存后未命中的数据设计的—种缓存，在拥有三级缓存的CPU中，只有约5% 的数据需要从内存中调用，这进一步提高了CPU的效率。
为了保证CPU访问时有较高的命中率，缓存中的内容应该按一定的算法替换。一种较常用的算法是“最近最少使用算法”（LRU算法），它是将最近一段时间内最少被访问过的行淘汰出局。因此需要为每行设置一个计数器，LRU算法是把命中行的计数器清零，其他各行计数器加1。当需要替换时淘汰行计数器计数值最大的数据行出局。这是一种高效、科学的算法，其计数器清零过程可以把一些频繁调用后再不需要的数据淘汰出缓存，提高缓存的利用率。
CPU产品中，一级缓存的容量基本在4KB到64KB之间，二级缓存的容量则分为128KB、256KB、512KB、1MB、2MB等。一级缓存容量各产品之间相差不大，而二级缓存容量则是提高CPU性能的关键。二级缓存容量的提升是由CPU制造工艺所决定的，容量增大必然导致CPU内部晶体管数的增加，要在有限的CPU面积上集成更大的缓存，对制造工艺的要求也就越高

缓存(Cache)大小是CPU的重要指标之一，其结构与大小对CPU速度的影响非常大。简单地讲，缓存就是用来存储一些常用或即将用到的数据或指令，当需要这些数据或指令的时候直接从缓存中读取，这样比到内存甚至硬盘中读取要快得多，能够大幅度提升CPU的处理速度。
所谓处理器缓存，通常指的是二级高速缓存，或外部高速缓存。即高速缓冲存储器，是位于CPU和主存储器DRAM(Dynamic RAM)之间的规模较小的但速度很高的存储器，通常由SRAM（静态随机存储器）组成。用来存放那些被CPU频繁使用的数据，以便使CPU不必依赖于速度较慢的DRAM（动态随机存储器）。L2高速缓存一直都属于速度极快而价格也相当昂贵的一类内存，称为SRAM(静态RAM)，SRAM(Static RAM)是静态存储器的英文缩写。由于SRAM采用了与制作CPU相同的半导体工艺，因此与动态存储器DRAM比较，SRAM的存取速度快，但体积较大，价格很高。
处理器缓存的基本思想是用少量的SRAM作为CPU与DRAM存储系统之间的缓冲区，即Cache系统。80486以及更高档微处理器的一个显著特点是处理器芯片内集成了SRAM作为Cache，由于这些Cache装在芯片内，因此称为片内Cache。486芯片内Cache的容量通常为8K。高档芯片如 Pentium为16KB，Power PC可达32KB。Pentium微处理器进一步改进片内Cache，采用数据和双通道Cache技术，相对而言，片内Cache的容量不大，但是非常灵活、方便，极大地提高了微处理器的性能。片内Cache也称为一级Cache。由于486，586等高档处理器的时钟频率很高，一旦出现一级Cache未命中的情况，性能将明显恶化。在这种情况下采用的办法是在处理器芯片之外再加Cache，称为二级Cache。二级Cache实际上是CPU和主存之间的真正缓冲。由于系统板上的响应时间远低于CPU的速度，如果没有二级Cache就不可能达到486，586等高档处理器的理想速度。二级Cache的容量通常应比一级Cache大一个数量级以上。在系统设置中，常要求用户确定二级Cache是否安装及尺寸大小等。二级Cache的大小一般为128KB、 256KB或512KB。在486以上档次的微机中，普遍采用256KB或512KB同步Cache。所谓同步是指Cache和CPU采用了相同的时钟周期，以相同的速度同步工作。相对于异步Cache，性能可提高30%以上。
目前，PC及其服务器系统的发展趋势之一是CPU主频越做越高，系统架构越做越先进，而主存DRAM的结构和存取时间改进较慢。因此，缓存（Cache）技术愈显重要，在PC系统中Cache越做越大。广大用户已把Cache做为评价和选购PC系统的一个重要指标。

1/ red   英[red]   红色   2/ pink   英 [pɪŋk]    粉红色   3/ purple 英 [ˈpɜ:pl] 紫色   4/ orange 橙色   5/ blue   英 [blu:]  蓝色   6/ grass green   英 [ɡrɑ:s ɡri:n]    草绿色   7、Golden Pink   金粉色   8、sky blue   英 [skai blu:]  天蓝色   9、 brown  英 [braʊn]  棕色  10、silver gray  英 [ˈsilvə ɡrei]  银灰色   11、khaki  英 [ˈkɑ:ki] 卡其色  12、golden yellow  金**  13、dark grey 英 [dɑ:k ɡrei] 深灰色   14、early coralroot 英 [ˈɜrli ˈkɔrəlru:t] 珊瑚蓝    15、light red 英 [lait red]  浅红色   16、navy blue 英 [ˈneivi blu:] 深蓝色  17、atrovirens  英 [ətrəʊ'vaɪərənz]   墨绿色   18、pinkycolor  糖果色  

---