6T：指的是由六个晶体管组成，如图中的M1、M2、M3、M4、M5、M6.
SRAM中的每一bit存储在由4个场效应管（M1， M2， M3， M4）构成两个交叉耦合的反相器中。另外两个场效应管（M5， M6）是存储基本单元到用于读写的位线（Bit Line）的控制开关。
一个SRAM基本单元有0 and 1两个电平稳定状态。
SRAM基本单元由两个CMOS反相器组成。两个反相器的输入、输出交叉连接，即第一个反相器的输出连接第二个反相器的输入，第二个反相器的输出连接第一个反相器的输入。这实现了两个反相器的输出状态的锁定、保存，即存储了1个位元的状态。
除了6管的SRAM，其他SRAM还有8管、10管甚至每个位元使用更多的晶体管的实现。 这可用于实现多端口（port）的读写访问，如显存或者寄存器堆的多口SRAM电路的实现。
一般说来，每个基本单元用的晶体管数量越少，其占用面积就越小。由于硅芯片（silicon wafer）的生产成本是相对固定的，因此SRAM基本单元的面积越小，在硅芯片上就可以制造更多的位元存储，每位元存储的成本就越低。
内存基本单元使用少于6个晶体管是可能的— 如3管甚至单管，但单管存储单元是DRAM，不是SRAM。
访问SRAM时，字线（Word Line）加高电平，使得每个基本单元的两个控制开关用的晶体管M5与M6开通，把基本单元与位线（Bit Line）连通。位线用于读或写基本单元的保存的状态。虽然不是必须两条取反的位线，但是这种取反的位线有助于改善噪声容限。
SRAM的基本单元有3种状态：standby （电路处于空闲）， reading （读）与writing （修改内容）。
SRAM的读或写模式必须分别具有“readability”（可读）与“write stability”（写稳定）。
如果字线（Word Line）没有被选为高电平， 那么作为控制用的M5与M6两个晶体管处于断路，把基本单元与位线隔离。由M1 – M4组成的两个反相器继续保持其状态，只要保持与高、低电平的连接。
假定存储的内容为1， 即在Q处的电平为高。 读周期之初，两根位线预充值为逻辑1， 随后字线WL充高电平，使得两个访问控制晶体管M5与M6通路。第二步是保存在Q的值传递给位线BL在它预充的电位，而泻掉（BL非）预充的值，这是通过M1与M5的通路直接连到低电平使其值为逻辑0 （即Q的高电平使得晶体管M1通路）。 在位线BL一侧，晶体管M4与M6通路，把位线连接到VDD所代表的逻辑1 （M4作为P沟道场效应管，由于栅极加了（Q非）的低电平而M4通路）。 如果存储的内容为0， 相反的电路状态将会使（BL非）为1而BL为0. 只需要（BL非）与BL有一个很小的电位差，读取的放大电路将会辨识出哪根位线是1哪根是0. 敏感度越高，读取速度越快。
写周期之初，把要写入的状态加载到位线。如果要写入0，则设置（BL非）为1且BL为0。随后字线WL加载为高电平，位线的状态被载入SRAM的基本单元。这是通过位线输入驱动（的晶体管）被设计为比基本单元（的晶体管）更为强壮，使得位线状态可以覆盖基本单元交叉耦合的反相器的以前的状态！
区别：
1、集成功耗：
SRAM集成度较低，功耗较大。
DRAM集成度较高，功耗也较低。
2、工作特点：
SRAM的特点是工作速度快，只要电源不撤除，写入SRAM的信息就不会消失，不需要刷新电路，同时在读出时不破坏原来存放的信息，一经写入可多次读出。
DRAM是动态随机存储器(Dynamic Random Access Memory)，它是利用场效应管的栅极对其衬底间的分布电容来保存信息，以存储电荷的多少，即电容端电压的高低来表示“1”和“0”。DRAM每个存储单元所需的场效应管较少，常见的有4管，3管和单管型DRAM。
3、用处：
采用 DRAM的计算机必须配置动态刷新电路，防止信息丢失。DRAM一般用作计算机中的主存储器。
SRAM一般用来作为计算机中的高速缓冲存储器(Cache)。
扩展资料：SRAM来作为内存的好处：
SRAM存储一位需要花6个晶体管，而DRAM只需要花一个电容和一个晶体管。cache追求的是速度所以选择SRAM，而内存则追求容量所以选择能够在相同空间中存放更多内容并且造价相对低廉的DRAM。
DRAM的数据实际上是存在电容里的。而电容放久了，内部的电荷就会越来越少，对外就形成不了电位的变化。而且当对DRAM进行读 *** 作的时候需要将电容与外界形成回路，通过检查是否有电荷流进或流出来判断该bit是1还是0。
所以无论怎样，在读 *** 作中我们都破坏了原来的数据。
参考资料：百度百科——SRAM百度百科——DRAM
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）