SR9F26芯片在实际系统中应用案例分析

　　近年来，移动通信技术得到了飞速发展。多数移动通信系统在接收有线电话用户的拨号处理过程中，具有语音提示功能。本节以实践为基础，介绍SR9F26的性能特点及其在移动通信系统中的具体应用。
　　
　　语音处理芯片SR9F26采用最新的DAST技术（直接模拟量存储技术）。其存储单元采用了电擦除、电编程的E2 PROM，省去了数字存储的A/D、D/A转换，数字压缩及合成等电路。因此，SR9F26的应用电路十分简洁，语音的录放 *** 作、存储非常方便。其主要特点还有：
　　
　　高锞真SR9F26对语音的存储采用了全新的“模拟存储技术”。录音时，取样后的模拟信号不经过A/D转换而直接送入模拟收发器，有序地存储到模拟存储阵列中。放音时，同样不必经过D/A转换，存储阵列中的信息通过模拟收发器，经滤波后直接送入音频放大电路，十分有效地改善了音质。
　　
　　永留性  SR9F26的模拟存储阵列是由E2PROM组成的，存取速度快，耗电少，对已存入的数据能够长期保存，同时又允许片内电路有随时重新改写数据的灵活性。
　　
　　多功能  SR9F26的录音信号有两种不同的输入方法。音频信号的多路处理器能接收两路不同的输入信号，输出信号的功率放大可采取两种不同的处理手段，录放 *** 作具有两种不同的模式。
　　
　　超小型SR9F26具备固体录音电路所必须具备的单元电路，因此只须外接少量的阻容元件，就能构成一个完整的录放系统。

一、SR9F26芯片的引脚排列及功能框图

　　1．引脚排列
　　
　　SR9F26芯片共28脚，采用双列直插封装形式，其引脚分布如图1- 99所示。
　　
　　1～6，9，10脚A0～A7:地址式录放时的地址总线，结构式录放时的功能选择端。
　　
　　7，8脚NC:空端，不使用。
　　
　　11脚AUI:辅助输入端。辅助音频信号输入口在不使用时应接高电平，当模拟收发器送出音频信号时，优选处理内部信号。
　　
　　12脚VSSD:数字电路接地端。
　　
　　13脚VSSA:模拟电路接地端。
　　
　　14脚SP+：功率放大器同相输出端。
　　
　　15脚SP-：功率放大器反相输出端。
　　
　　16脚VCCA:模拟电路正电源供电端。
　　
　　17脚MIC:话筒信号输入端。
　　
　　18脚MREF:参考电压端。
　　
　　19脚AGC:前置放大电路的AGC控制端，改变外接电阻、电容的大小，可调节前置放大级的增益。
　　
　　20脚ANI:模拟信号输入端。
　　
　　21脚ANO:话筒前置放大。
　　
　　22脚NC:空脚。
　　
　　23脚CE:芯片使能端。只有当CE处于低电平时，SR9F26才能分别处于录、放状态。
　　
　　24脚PD:低功耗控制端。平时．PD通过一只电阻接高电平，这时芯片处于低功耗状态；当PD变为低电平时，电路即进入录、放状态。
　　
　　25脚EOM:结束标志端。当某段语音放音结束后，EOM便会出现低电平。
　　
　　26脚TEST:测试端。
　　
　　27脚P/R端：当P/R—H时，芯片处于放音状态；当P/R一L时，芯片处于录音状态。
　　
　　28脚VCCD:数字电路正电源供电端。
　　
　　2．SR9F26功能框图
　　
　　SR9F26的功能框图如图1- 100所示。

二、芯片的基本功能

　　1．功能描述
　　
　　SR9F26具有两种互不兼容的录放方式：一种称为地址方式；另一种称为结构方式。
　　
　　(1)地址方式
　　
　　SR9F26具有8根地址总线AO～A7。当其工作于地址方式时，A6、A7不能同时为高电平。这样便组成OOH～9FH共160个存储单元（ACH以后为无效组合），每个存储单元的录放音长度为0.125 s．SR9F26的录音时间为20 s。在放音时，首先将低功耗控制端PD置为低；这时地址计数器复位，取消低功耗状态，将P/R录／放音选择端接为高，选择放音状态；通过AO～A7确定放音的起始地址，将芯片使能端CE置为低；当CE处于低电平的下降沿时，SR9F26即把这时的起始地址及P/R状态锁存起来，芯片开始放音。录音时，只需将PD和P/R置为低，即选择录音状态；通过AO～A7给出相应地址，启动CE即开始录音；录音结束后，将CE恢复到高电平，同时录音的结束地址将被锁存。录音时间与存储单元的关系为：